第28卷第4期電子器件Vol.28 No. 42005年12月Chinese Journal of Electron DevicesDec.2005IC Optimization Design Based on Experimental DesignYOU Hai-long ,ZHANG Xiao -bo,JIA Xin-zhang1. School Of Microelectronics, Xidian Univ. ,Xi" an 710071, China;( 2. Key Lab of Ministry of Education for Wide Band -Gap Semiconductor Materials and Devices, Xi'an 710071, China)Abstract : The optimization design of integrated circuit (IC) with multi-specifications and many parame-ters, simply to rely on EDA ( Electronic Design Automatic) has the problems of low efficiency and havingrestriction on the number of specifications and parameters. By setting up the statistical models relating thespecifications with parameter and then optimizing circuit design with the suggested experimental designtechnology the above-mentioned problems could be solved. The design of a low-power integrated operationamplifier with 4 parameters and 3 specifications is optimized using this method. Through 16 simulation ex-periments, the optimization design is completed. This method has superiority to the optimization design ofthe integrated circuit with multi-specifications and many complicated parameters.Keywords :experimental design ; statistical model ; low- power integrated operation amplifier ; simulation ex-perimentEEACC:2220; 0260基于試驗設(shè)計技術(shù)的IC優(yōu)化設(shè)計游海龍,張小波,賈新章1 1.西安電子科技大學(xué)微電子學(xué)院,西安710071;2.寬禁帶半導(dǎo)體材料與器件教育部重點實驗室，西安710071摘要:現(xiàn)代集成電 路(IC)的優(yōu)化設(shè)計主要依靠EDA工具完成。但是針對多指標(biāo)、多參數(shù)的IC設(shè)計,單純依靠EDA工具存在效率低以及指標(biāo)和參數(shù)個數(shù)限制等問題。從試驗設(shè)計技術(shù)出發(fā),以EDA仿真作為實驗.建立指標(biāo)與參數(shù)的統(tǒng)計模型,進(jìn)而優(yōu)化設(shè)計電路，解決了上述問題。將該方法應(yīng)用于4參數(shù).3指標(biāo)的低功耗集成運放的設(shè)計,僅通過16輪仿真試驗,得到了電路指標(biāo)最優(yōu)情況下的參數(shù)設(shè)置。該方法對多指標(biāo)、復(fù)雜參數(shù)的集成電路的優(yōu)化設(shè)計更具優(yōu)越性。關(guān)鍵詞:試驗設(shè)計技術(shù);統(tǒng)計模型;低功耗集成運放;仿真試驗中圖分類號:TN402文獻(xiàn)標(biāo)識碼:A .文章編號: 1005- 9490( 2005 )04 0830-04集成電路設(shè)計與優(yōu)化時,在基本功能實現(xiàn)的情工具來完成。但是在多參數(shù)、多指標(biāo)的情況下,如何況下為了使電路指標(biāo)符合要求或者達(dá)到最優(yōu),我們提高利用EDA工具進(jìn)行電路設(shè)計與優(yōu)化的效率、將調(diào)整許多參數(shù),如電路元件的標(biāo)稱值以及工藝模突破EDA工具對優(yōu)化參數(shù)與指標(biāo)個數(shù)的限制以及型參數(shù)等。電路指標(biāo)與這些參數(shù)的電學(xué)關(guān)系極其復(fù)建中國煤化工、適用的模型將是一個雜,因此現(xiàn)代集成電路的設(shè)計與優(yōu)化必須依靠EDA需YHCNMHG電路中存在多個指標(biāo)相收稿日期: 2005-03-15基金項目:模擬集成電路國家重點實驗室基金資助(51439040103DZ0102)作者簡介:游海龍(1979-),男,湖北,博士研究生,主要從事微電路工藝中的可靠性控制,工藝表征及電路仿真試驗設(shè)計，youhailong@ 126. com第4期游海龍，張小波等:基于試驗設(shè)計技術(shù)的IC優(yōu)化設(shè)計831互影響、影響他們的參數(shù)相互重疊的情況,這時單純利用EDA工具來進(jìn)行優(yōu)化將存在一定的局限“0.01.0性1.2]。因此,我們希望能通過有限的EDA仿真高-01-0.50.00310-0.1-0500310效地建立優(yōu)化指標(biāo)與參數(shù)(一定區(qū)域內(nèi))適用而簡單X(間)圖1(a)傳統(tǒng)設(shè)計(b)填 滿空間設(shè)計的模型,然后利用模型對電路指標(biāo)進(jìn)行優(yōu)化設(shè)計。為Bernardo等人以及Welch等人(1992)提出拉丁超了達(dá)到上述目標(biāo),我們將EDA仿真看作實驗,采用立方抽樣尤其適合這種電腦仿真試驗。本文中的抽試驗設(shè)計技術(shù)[3,安排EDA仿真方案,建立電路指樣的方法為拉丁超立方方法。該方法使輸入組合相標(biāo)與參數(shù)的統(tǒng)計模型優(yōu)化設(shè)計集成電路。方法的思對均勻性的填滿整個試驗區(qū)間,并且每個試驗變量路如下:水平只使用-次,因此,如果一個參數(shù)幾乎不影響響①利用EDA工具,確定顯著影響指標(biāo)的參數(shù)應(yīng)指標(biāo)而從試驗變量設(shè)置中刪除,試驗設(shè)計仍然是以及變化參數(shù)范圍;②利用試驗設(shè)計技術(shù)安排試驗沒有任何點是重合的拉丁超立方設(shè)計,這與要因試抽樣,確定試驗方案,進(jìn)行電路仿真,采集數(shù)據(jù);③利驗相反。用統(tǒng)計建模的方法,建立電路指標(biāo)與參數(shù)的模型;④1.2 統(tǒng)計建模方法檢驗?zāi)Ｐ途_度，如果不夠精確,返回第一步,進(jìn)一利用EDA工具模擬電路,針對給定組合多次步提高模型精確度;⑤模型足夠精確,利用模型優(yōu)化試驗其結(jié)果-樣,這與實際的物理試驗相比,存在很電路,求電路指標(biāo)最優(yōu)情況下的參數(shù)設(shè)置;⑥利用多不同,EDA仿真結(jié)果不存在通常意義下的試驗隨EDA工具仿真,驗證結(jié)果。在第二部分中,我們將詳機誤差,從而缺乏進(jìn)行統(tǒng)計分析的基礎(chǔ);另外,試驗細(xì)說明本文中采用的抽樣與建模方法。第三部分中，只能在少數(shù)的若干點進(jìn)行,之后需要再對未試驗點我們將該方法用于多指標(biāo)、多參數(shù)的低功耗集成運的響應(yīng)進(jìn)行預(yù)測，這種預(yù)測當(dāng)然存在著不肯定性,于算放大器的優(yōu)化設(shè)計,對該電路我們關(guān)心的指標(biāo)包是這種不肯定性如何去刻畫將成新的問題。Sacks、括:靜態(tài)功耗、電壓增益以及開環(huán)帶寬;第四部分,方Schiller和Welch 等提供了一個叫做Kriging的統(tǒng)法應(yīng)用的結(jié)論。計模型,他們把響應(yīng)變量處理為一種隨機過程的方1 抽樣與建模法。但是該方法過于復(fù)雜。因為在本文中,我們采用拉丁超立方的設(shè)計方法,試驗組合不存在重復(fù)情況，從上述思路可以看出,相對于傳統(tǒng)的電路優(yōu)化并且對試驗點的響應(yīng)預(yù)測將返回到仿真中進(jìn)行驗設(shè)計,我們多了抽樣與建模部分。而與傳統(tǒng)的試驗設(shè)證,因此本文中將采用簡單統(tǒng)計回歸方法即方差分計技術(shù)相比，利用EDA工具仿真作為實驗,在抽樣析的方法,并且在模型中只考慮參數(shù)的二次以下項和建模中也具有不同的特點。下面我們介紹本文中的效應(yīng),這已經(jīng)能滿足問題的需要。采用的試驗抽樣方法和數(shù)據(jù)處理的建模方法。1.1試驗抽樣[4.5]2集成電路優(yōu)化設(shè)計實例我們通過EDA掃描分析或靈敏度分析,可以集成運算放大器是電子系統(tǒng)的通用基本模塊，確定顯著影響電路指標(biāo)的關(guān)鍵參數(shù),以及它們變化它能用來處理各種模擬信號,完成放大、振蕩、調(diào)制范圍。而如何選取和安排實驗輸入組合，將是試驗抽和解調(diào)以及模擬信號的相除、相乘相減和比較等功樣需要解決的問題。我們的目的是建立電路指標(biāo)與能,而且還廣泛應(yīng)用于脈沖電路,是目前應(yīng)用最廣、參數(shù)之間簡單、適用的模型來代替它們之間實際關(guān)產(chǎn)量最大的模擬集成電路。-般通用集成電路的功系，即利用電腦進(jìn)行仿真試驗。傳統(tǒng)的試驗設(shè)計抽耗在100mW左右,功耗小于10mW的集成運放稱樣,由經(jīng)驗發(fā)現(xiàn)往往存在堆積點的問題,即試驗組合之為低功耗集成運放。本文設(shè)計的是-種低功耗集沒有布滿整個空間,其所得模型也將不能代表整個成運算放大器,其主要指標(biāo)有:靜態(tài)功耗、電壓增益參數(shù)變化區(qū)域。因此傳統(tǒng)試驗設(shè)計方法中的抽樣方以中國煤化工圖2所示凹。法:如要因試驗、正交試驗、響應(yīng)曲面設(shè)計等將不適，MHCNMHG范圍的確定用。我們必須要求試驗設(shè)計填滿空間,稱作“填滿空利用EDA工具Pspice掃描分析以及靈敏度分間設(shè)計”(“Space Filling "Designs);例如,針對兩變析,可以確定對低功耗集成運放的靜態(tài)功耗影響較量的情況,傳統(tǒng)的設(shè)計與“填滿空間設(shè)計”如圖1所為顯著的元件參數(shù)有電阻Rg、Q12晶體管的正向電示。因此,從均勻性出發(fā)，統(tǒng)計學(xué)家相繼提出適合電流放大倍數(shù)BF;對電路的開環(huán)帶寬影響較大的元腦仿真試驗的抽樣方法如拉丁超立方、均勻設(shè)計等。件參數(shù)為晶體管q.的勢壘電容C。對電路的電壓832電子器件第28卷429CyP2針對上述參數(shù)變化范圍,我們利用拉丁超立方抽樣的方法,確定16組試驗組合,(由統(tǒng)計軟件JMP完家表1試驗輸入?yún)?數(shù)以及變化范圍ium an but'int 420K9試驗輸入?yún)?shù)參數(shù)變化范圍Q12BF100, 300R:/kn13. 5~16.5Q10BF100~ 300圖2低功耗集 成運算放大器QnC:/PF1~ 10增益影響較大的元件參數(shù)為Q12的BF,R:的阻值和成[0])。使用EDA工具Pspice仿真,得到每一組合Q.的BF。具體情況和變化范圍如表1。下的電路指標(biāo)值如表2。2.2試驗組合的確定以及試驗數(shù)據(jù)采集表2試驗組合以及試驗結(jié)果組合Re(k0)Q 10BFQ11Cje/PF靜 態(tài)功耗/mW電壓增益/dB.開環(huán)帶寬/Hz2016. 5126. 666 6678.14. 2529397. 283 6754. 804 14:113. 33333314.5233. 333 3338.88. 22943103. 342 4529.253 5330015.7193. 333 3337.619. 3857996. 2402766. 079 68273.333 33316.32202.817. 496 5697. 38756148.069 15206. 666 66714.11409.414.460 5497. 52208 .46.763 61286.666 66713.71804.619.772 8095. 878 58110.69193153.333 33313.911.061 9199. 9206481. 032 57193.333 33315. 3206.666 6675.813. 106 8799. 458 0189. 3819126014.96.417.415 3498.141 7763.02112233.333 33314.398. 452 16318. 998 90:115. 9012. 05820100.7555630. 599 982246. 666 66715.5113.333 3333.416. 296 9495. 808 85 .147.63121i316. 1166.666 6671.69.517 86 .101.345 32159.32187.413.5286. 666 6675.212. 09939100. 834 0557. 059 2515.11008.94332.100. 0833346. 67142 .1614.7246. 6666672.27. 297 98104. 397 9286.121 452.3電路指標(biāo)與參數(shù)的統(tǒng)計模型的建立結(jié)果，可以利用該模型優(yōu)化電路。我們采用方差分析的方法建立指標(biāo)與參數(shù)間的2.4電路優(yōu)化設(shè)計統(tǒng)計模型，根據(jù)參數(shù)的二次以下項(包括參數(shù)的一-次根據(jù)統(tǒng)計模型,結(jié)合最優(yōu)化理論以及電路優(yōu)化交叉項)對每個指標(biāo)影響的顯著性分析,確定每個模的實際要求,我們可以確定電路的優(yōu)化結(jié)果。例如本型的自變量。當(dāng)P值小于0.05即判斷為顯著,即作文中從靜態(tài)功耗以參數(shù)Q12BF和R。為變量的函數(shù)為模型的自變量。建立的電路指標(biāo)的多項式模型為:曲面圖(圖3),可以看出Q12BF越小、R。越大,靜態(tài)靜態(tài)功耗(mW )=5.063 268 690+0.096 305 801X功耗越小。而從電壓增益以參數(shù)Q12BF和Q10BF(Q12BF)- 0.564 337 684X(Rg)-0.00 189 102 5X為變量的函數(shù)曲面圖(圖4),可以看出Q12BF越(Q12BF)X(R3) +0.017 632 646X(Rz)2-小、Q10BF越大,電壓增益越大;而從開環(huán)帶寬的模0.000 012 778X (Q12BF )2型可以看出,當(dāng)Q12BF給定(滿足靜態(tài)功耗最小)，電壓增益(dB)=104.628 629 6 -0.074 704 2X當(dāng)Q11Cje=1時,開環(huán)帶寬最大。本電路優(yōu)化的目Q12BF+0.041 483 0X (Q10BF)+0.000 094 2X標(biāo)是保證靜態(tài)功耗最低時,電壓增益以及開環(huán)帶寬(Q12BF)2-0.000 067 0X (Q10BF)2達(dá)到最大,即靜態(tài)功耗是首要目標(biāo)。因此在表1給定開環(huán)帶寬(Hz)=220.752 457 7 -66.576 296 7 X的中國煤化笠合電路設(shè)計要求并使電.(Q11cje)+0.400 977 6X (Q12BF)+4.253047 6路如下:TYHCNMH G_(Q11Cje)2wx1cDr= 1UU Kg= 10.5 k0模型對數(shù)據(jù)的擬合好壞,通常通過全相關(guān)系數(shù)Q10BF=300 Q11Cje= 1PFR2來衡量。靜態(tài)功耗、電壓增益以及開環(huán)帶寬模型將.上述設(shè)置分別代入模型以及電路仿真中求得的R2分別為:1.000、0.992 534以及0.849 361。可電路指標(biāo)的預(yù)測值和仿真值,其結(jié)果如表3?？梢钥匆钥闯?模型擬合的結(jié)果較好,模型能顯著代表試驗出相對規(guī)格要求優(yōu)化后的電路指標(biāo)有了顯著提高，第4期游海龍，張小波等:基于試驗設(shè)計技術(shù)的IC優(yōu)化設(shè)計833靜態(tài)功耗/mW3結(jié)論20.73-本文介紹了基于試驗設(shè)計技術(shù),安排電路仿真16.11方案,建立電路指標(biāo)與參數(shù)的統(tǒng)計模型,利用該模型r300優(yōu)化設(shè)計電路指標(biāo)的一種集成電路優(yōu)化設(shè)計的方233法;并將該方法應(yīng)用于低功耗集成運算放大器的優(yōu)6.87 :I“167 Q12BF16.5 15.3化設(shè)計中,取得較好效果。該方法提高了多指標(biāo)、多Rgikn 14.5~13.5* 100參數(shù)集成電路優(yōu)化設(shè)計的效率,解決了單純依靠圖3靜態(tài)功耗以參數(shù)Q12BF和Rs為變量的曲面圖EDA工具優(yōu)化設(shè)計集成電路的局限性。當(dāng)參數(shù)以及差模增益/dB指標(biāo)數(shù)目超過10個以及參數(shù)更為復(fù)雜(包括可控因104.4-素以及工藝制造帶來的噪聲因素)情況下,該方法更100.7具優(yōu)越性和實際意義。97.0參考文獻(xiàn):7 300[1] 賈新章. ORCAD/Pspice9實用教程[M].西安:西安電子科技93.3k300Q12BF16710010I 167 Q10BF大學(xué)出版社1999[2]王艷穎.低功耗集成運算放大器的優(yōu)化設(shè)計[D].西安電子科圖4電壓增益以參數(shù)Q12BF和Rs為變量的曲面圖技大學(xué)碩士論文.而且模型能較好的預(yù)測試驗仿真結(jié)果。模型優(yōu)化結(jié)[3] Douglas C. Montgomery.現(xiàn)代外國統(tǒng)計學(xué)優(yōu)秀著作譯叢實驗設(shè)計與分析[M].第三版,中國統(tǒng)計出版社.果與實際驗證的結(jié)果如下:[4] Simpson Timothy W，Lin Dennis Kj，and Wei chen. Sam-表3電路指標(biāo)規(guī)范值 與優(yōu)化結(jié)果pling for Computer Experiments: Design and Analysis[J],In-優(yōu)化后的指標(biāo)規(guī)范值ternational Journal of Reliability and Applications ,2001 ,08.模型預(yù)測值電路仿真值[5]張潤楚,王兆軍,關(guān)于計算機試驗的理論和數(shù)據(jù)分析[J],應(yīng)用106. 936. 92概率統(tǒng)計,1994,10(4):420-435.電壓增益/dB100104.25105. 26[6] JMP Version 5 English Documentation Set[M]. SAS Publish-開環(huán)帶寬/Hz198. 53158. 93ing, 2002.(上接第826頁)靠性和準(zhǔn)確性,可滿足目前的連鑄過程中高靈敏度元作為中間層,其計算結(jié)果作為系統(tǒng)下渣判斷信號,自動下渣檢測的要求。輸出給外設(shè)控制模塊。而整個神經(jīng)網(wǎng)絡(luò)的訓(xùn)練則采用BP來進(jìn)行。[31⑥外設(shè)控制模塊主控模塊根 據(jù)能量計算模塊和模式識別模塊分析得到的下渣判斷[1]楊樂平.李海濤，趙勇.楊磊.安雪瀅.LabVIEW高級程序設(shè)信號觸發(fā)工控機的外設(shè)控制模塊,對現(xiàn)場操作人員計.北京.清華大學(xué)出版社.2003年進(jìn)行報警提示。同時,工控機通過PLC控制器連接[2] 秦前清，揚宗凱.實用小波分析[M].西安.西安電子科技大學(xué).出版社.1994.滑動水口的液壓控制端，可實現(xiàn)滑動水口的實時開[3] [俄]加盧什金.神經(jīng)網(wǎng)絡(luò)理論[M].譯者閻平凡.北京.清華大關(guān)自動控制。學(xué)出版社.2002.4] 職建軍,裘嗣明,侯安貴.鋼包下渣檢測技術(shù)在寶鋼的應(yīng)用.上4結(jié)論海.寶鋼技術(shù).2004年05期.(1)本系統(tǒng)在對大包下渣過程的深入研究和分[5] 陳華。寶鋼一連鑄鋼包下渣檢測技術(shù)的應(yīng)用[J].上海。煉鋼.2004.析的基礎(chǔ)上,提出了-種新的基于振動監(jiān)測和神經(jīng)6]中國煤化工查檢測方法的研究現(xiàn)狀與進(jìn)展網(wǎng)絡(luò)識別的下渣檢測系統(tǒng),并在南京鋼廠和杭州鋼MH.CNMHG廠連鑄車間建立了在線檢測實驗系統(tǒng),取得了良好[7]月曉平，戰(zhàn)水卿?？刂粕戒摬吩康纳a(chǎn)實踐[J].河北邯鄲.的應(yīng)用效果。河北冶金.2003. (1).(2)與國內(nèi)外現(xiàn)有的下渣檢測系統(tǒng)相比,我們的[8] 呂文,王天瑤。澆注過程中的防下渣技術(shù)[J].內(nèi)蒙古包頭.包鋼科技.2001.系統(tǒng)具有高可靠性、低成本、靈敏度可調(diào)、安裝維護(hù)[9]何紹清,柴毅忠.下渣檢測技術(shù)[J].廣州。冶金叢刊.1999.方便、操作簡單易懂等特點,明顯優(yōu)于目視下渣的可(03).