第33卷第10期計(jì)算機(jī)工程2007年5月VoL.33No.I0Computer EngineringMay 2007●開發(fā)研究與設(shè)計(jì)技術(shù)●文章編號(hào): 1000- -3428(2007)10- 0280- -03文獻(xiàn)標(biāo)識(shí)碼: A中圖分類號(hào): TH166Javacard CPU的設(shè)計(jì)與實(shí)現(xiàn)張德學(xué)，郭立，傅忠謙，何力(中國(guó)科技大學(xué)電子科學(xué)與技術(shù)系，合肥230026)摘要: 支持Javacard技術(shù)標(biāo)準(zhǔn)是智能卡的發(fā)展方向，目前的Javacard系統(tǒng)大多是采用軟件虛擬機(jī)的方式來解釋執(zhí)行或者通過just-intime方式執(zhí)行Java指令，系統(tǒng)軟件平臺(tái)本身占用了大量的資源，且執(zhí)行效率不高。解決這些問題的方法就是實(shí)現(xiàn)硬件Javacard 指令處理器。該文給出了- -種基于微碼的Javacard指令處理器的FPGA設(shè)計(jì)和實(shí)現(xiàn)，以Javacard CPU為核心搭建Javacard CPU測(cè)試平臺(tái)，并將其集成在一塊FPGA 上實(shí)現(xiàn)。關(guān)鍵詞: Javacard; 處理器;智能卡Design and Implementation of Javacard CPUZHANG Dexue, GUO Li, FU Zhongqian, HE Li(Department of Electronic Science and Technology, University of Sciences and Technology of China, Hefei 230026)[Abstract] Javacard is the development direction of smart card. Most of the Javacard systems use the software virtual machine to execute Javacardinstruction. The system takes up a great deal of hardware resources, and it is unefficient. The resolution is to implement the hardware Javacardinstruction processor. This paper describes a design of Javacard hardware processor based on microcode.[Key words] Javacard; CPU; Smartcard1概述礎(chǔ)上實(shí)現(xiàn)Javacard平臺(tái)，再在此平臺(tái)上實(shí)現(xiàn)Javacard應(yīng)用。1.1 Javacard簡(jiǎn)介1.2 Java處理器的實(shí)現(xiàn)方式比較智能卡是指集成了CPU、ROM、RAM、COS(芯片操作Java處理器的實(shí)現(xiàn)方式如下:系統(tǒng))和EEPROM,能儲(chǔ)存信息和圖像，具備讀/寫能力，信(1)通用CPU+OS+Java軟件解釋器，軟件解釋執(zhí)行Java息能受到加密保護(hù)的便攜卡。智能卡最基本的標(biāo)準(zhǔn)是指令;ISO/IEC7816。智能卡在銀行、電信等行業(yè)中得到了廣泛的應(yīng)(2)通用CPU+OS+Java JITjutin-time)編譯器,按塊編譯用，但在發(fā)展過程中也有很多的障礙，主要有:各個(gè)廠商指執(zhí)行Java指令;令集不統(tǒng)- -;編程接口APIs 太復(fù)雜;開發(fā)環(huán)境不通用，為新(3)Java加強(qiáng)CPU+OS+特殊的Java編譯器,充分使用Java卡開發(fā)需要熟悉新卡開發(fā)環(huán)境;各個(gè)廠商的系統(tǒng)不兼容，專加強(qiáng)硬件的優(yōu)勢(shì);卡專用。開發(fā)門檻過高影響了智能卡的發(fā)展。市場(chǎng)對(duì)智能卡()Java硬件CPU,本地支持執(zhí)行Java指令，效率最高。的發(fā)展提出了新的要求，Sun 公司提出了Java Card開放標(biāo)目前的Java系統(tǒng)是基于軟件虛擬機(jī)實(shí)現(xiàn)的,軟件解析執(zhí)準(zhǔn)"。Javacard技 術(shù)是將智能卡與Java技術(shù)相結(jié)合的產(chǎn)物，它行Java指令，如方式(1)和方式(2);但智能卡的硬件能力遠(yuǎn)將Java平臺(tái)應(yīng)用到像智能卡這樣高度特殊化、內(nèi)存和處理能遠(yuǎn)不如PC,ROM、RAM資源非常有限，用軟件實(shí)現(xiàn)Javacard力比J2ME設(shè)備還受限的設(shè)備上。它克服了智能卡硬件和軟件虛擬機(jī)，需要軟件Javacard指令解釋器，將Java指令轉(zhuǎn)換到開發(fā)技術(shù)太專業(yè)、開發(fā)周期長(zhǎng)等阻礙智能卡普及的缺點(diǎn)，允本地CPU的指令集，由于其速度慢、實(shí)現(xiàn)虛擬機(jī)本身占用內(nèi)許智能卡運(yùn)行Java編寫的應(yīng)用程序。Javacard技 術(shù)繼承了許多存資源，因此不適合在資源有限的硬件中應(yīng)用。Java語(yǔ)言的優(yōu)點(diǎn)，制定了一個(gè)安全、便捷且多功能的智能卡方式(3)要求CPU硬件實(shí)現(xiàn)部分Java 指令，它需要特殊平臺(tái)。的編譯器來充分發(fā)揮Java加強(qiáng)CPU的功能。Javacard規(guī)范主要包括: Javacard 虛擬機(jī)規(guī)范，Javacard方式(4)是最終的解決方法，Java指令的執(zhí)行不再需要先編程接口(API)和Javacard 運(yùn)行環(huán)境規(guī)范。轉(zhuǎn)換到宿主CPU的本地指令集上去，是最有效率的方法，同Javacard最小的硬件配置要求為: 512B RAM，24KB時(shí)，它不占用RAM等軟件資源，可以給應(yīng)用程序提供更多ROM, 8KB EEPROM, 8位處理器。典型的Javacard 設(shè)備有的資源。8或16位的CPU,3.7MHz時(shí)鐘頻率，1KB大小的RAM和鑒于支持Javacard標(biāo)準(zhǔn)的智能卡將被大量使用，為提高大于16KB的非易失存儲(chǔ)器EEPROM或FLASH)。高性能的應(yīng)用程序執(zhí)行速度，節(jié)省資源，充分利用資源，硬件實(shí)現(xiàn)智能卡還帶有獨(dú)立的處理器和加密芯片以及密碼信息存儲(chǔ)。Javacard指令處理器是有重要意義的。Javacard系統(tǒng)的實(shí)現(xiàn)有基于軟件虛擬機(jī)和基于硬件兩種方法?；谲浖摂M機(jī)方法是在非Java處理器硬件上用軟件作者簡(jiǎn)介:張德學(xué)中國(guó)煤化工:集成電路設(shè)計(jì)方法模擬實(shí)現(xiàn)Javacard平臺(tái),在此平臺(tái)上實(shí)現(xiàn)Javacard應(yīng)用。研究;郭立，教CNMHG力，助教基于硬件方法是硬件邏輯實(shí)現(xiàn)Javacard處理器，在此硬件基收稿日期: 2006-05-22 e-ma: axznang@ustc .edu一28.1.3 Java CPU的研究現(xiàn)狀Stack,微碼ROM,微碼指令指針調(diào)整模塊Mcpc,外存讀寫根據(jù)應(yīng)用的不同，Java虛擬機(jī)所要支持的指令集和特性接口memrw,通過wishbone總線連接外部RAM、ROM、I/O。也有差異，Java指令處理器大體分為通用型、嵌入式應(yīng)用和各模塊之間連接關(guān)系、數(shù)據(jù)通路、控制通路以及應(yīng)答信號(hào)連.Javacard應(yīng)用。通用型Java處理器實(shí)現(xiàn)完整的Java虛擬機(jī)標(biāo)接見圖1。準(zhǔn)。嵌入式應(yīng)用中的Java處理器可以根據(jù)應(yīng)用系統(tǒng)的實(shí)際需微碼指針調(diào)整單元---- Instr alu ack要取舍一-些Java特性。Javacard標(biāo)準(zhǔn)中的Java處理器是JavaMCPCaluALU虛擬機(jī)標(biāo)準(zhǔn)的一一個(gè)子集，只需要能完成智能卡應(yīng)用中的必要↑↑↑hodd操作，同時(shí)它要求盡量少地占用資源和低功耗。flags通用型的Java處理器實(shí)現(xiàn)有Sun公司的PicoJava I和stack ackPicoJava II。 PicoJava 系列實(shí)現(xiàn)了完整的Java 指令集，旨在提供高性能，加強(qiáng)的硬件浮點(diǎn)支持，6級(jí)指令流水線和多重主控模塊:STACK指令調(diào)度。要達(dá)到這種性能，付出的代價(jià)是邏輯門數(shù)很高。op用現(xiàn)有水平的FPGA來完全實(shí)現(xiàn)PicoJava是不實(shí)際的。ARM的Jazelle 技術(shù)，延伸RISC的基礎(chǔ)框架，讓ARMMcroCodcROMmemrw. ack晶片直接執(zhí)行Java字節(jié)碼，目前支持95%的byecode指令，MEMRW其余的指令通過轉(zhuǎn)換為ARM指令串實(shí)現(xiàn)。這種芯片實(shí)際是mdrmem. rd同時(shí)支持了兩套指令集，屬于Java加強(qiáng)CPU。nem_wr最近非?；钴S的一個(gè)Java嵌入式CPU設(shè)計(jì)的項(xiàng)目JOP(Java Optimized Processr)23),致力于實(shí)現(xiàn)- - 個(gè)用于嵌入式設(shè)控制僭號(hào).應(yīng)答信號(hào)數(shù)據(jù)通路備的Java處理器。該項(xiàng)目是一一個(gè)開源項(xiàng)目，目前已經(jīng)取得了2.4微碼處理器各模塊接口及功能簡(jiǎn)介圖1數(shù)據(jù)通路和控制通路很好的成果。該項(xiàng)目的設(shè)計(jì)中為IO操作和一些系統(tǒng)任務(wù)引入了一些非Java指令,在此系統(tǒng)上完成的Java應(yīng)用可能會(huì)有兼容按照功能將設(shè)計(jì)劃分為幾個(gè)功能模塊，每個(gè)模塊易于描性問題。述和實(shí)現(xiàn)。對(duì)于專用于Javacard 上的Java 處理器芯片尚無(wú)實(shí)現(xiàn)報(bào)(1)運(yùn)算單元alu: module alux,y,op.z,flag.calc,rst,ack,clk)。道，本文描述了Javacard CPU設(shè)計(jì)。系統(tǒng)采用Verilog 描述,其中，x,y是輸入操作數(shù)，op是操作碼，z是輸出結(jié)果，flag設(shè)計(jì)成-一個(gè)可以靈活配置、方便修改、資源占用少、兼容性是輸出運(yùn)算結(jié)果標(biāo)志, calc 是運(yùn)算使能控制信號(hào)，ack是運(yùn)算好、可以在普通FPGA中實(shí)現(xiàn)的軟核。結(jié)束應(yīng)答。本模塊完成op定義的運(yùn)算,并給出標(biāo)志位和應(yīng)答。(2)內(nèi)部堆棧stack: module stack(clk,rst.popush,.ata_ i,2 Javacard CPU的設(shè)計(jì)data_ o.sp, ack)。 其中，pop.push 是堆棧的彈出、壓入操作信2.1 Java CPU的硬件實(shí)現(xiàn)技術(shù)在CPU的設(shè)計(jì)中，當(dāng)從內(nèi)存中取出下-條指令時(shí)，執(zhí)行號(hào)，data_ i,data_ 0是數(shù)據(jù)輸入輸出，sp 是堆棧指針，ack 是堆這條指令有2種處理方法:硬件邏輯和微碼序列4。硬件邏棧操作結(jié)束應(yīng)答。本模塊根據(jù)pop.push信號(hào)對(duì)堆棧進(jìn)行操作。輯方法就是使用譯碼器、鎖存器、計(jì)數(shù)器和其他-些邏輯部(3)微碼ROM: module microcodeROM(mcp,mcr)。其中，件轉(zhuǎn)移和操作數(shù)據(jù)，完成指令功能。微碼方式是內(nèi)部實(shí)現(xiàn)-mep是微碼ROM的指針,mer是微碼寄存器。根據(jù)微碼指針個(gè)非常簡(jiǎn)潔、快速的微碼處理器，此微碼處理器的每條指令mcp，在mcr.上輸出mcp處的微碼數(shù)據(jù)。對(duì)應(yīng)很簡(jiǎn)單的硬件動(dòng)作(- -般是單周期指令)，將要執(zhí)行的(4)微碼指令指針調(diào)整模塊mcpc: module mepc(lk,rst,CPU指令作為索引，索引到微碼ROM中的某個(gè)地址，通過執(zhí)load,new_ mcp,hold,remap,inst,mcp)。 微碼指針的操作有3種:行此地址處的一組微碼完成指令的功能。硬件邏輯方法的優(yōu)保持，重加載，重映射。重加載是用new.mcp的值作為新的點(diǎn)是能設(shè)計(jì)出更快的CPU,缺點(diǎn)是難以實(shí)現(xiàn)復(fù)雜的指令集，mcp值。重映射是將CPU指令instr對(duì)應(yīng)的微碼序列首地址同時(shí)會(huì)導(dǎo)致芯片面積增大。微碼方法的優(yōu)點(diǎn)是能減少芯片的作為新的mcp值。面積，能實(shí)現(xiàn)復(fù)雜指令集，缺點(diǎn)是速度可能會(huì)慢一一些。實(shí)際1)load 信號(hào)有效，用new. .mcp的值給mcp賦值; .的CPU設(shè)計(jì)中采用哪種方法是個(gè)權(quán)衡利弊的問題，在速度不2)hold信號(hào)有效，保持mcp值不變;3)remap信號(hào)有效，則將CPU指令instr作為索引，得到是關(guān)鍵的時(shí)候，微碼方法是個(gè)很好的選擇。Java語(yǔ)言是完全的面向?qū)ο笳Z(yǔ)言，它的指令集也是為面instr指令對(duì)應(yīng)的微碼序列首地址,將首地址賦給mcp。向?qū)ο笏枷攵O(shè)計(jì)的，在指令集層次上支持面向?qū)ο蟛僮鳎陨?個(gè)信號(hào)均無(wú)效時(shí)，每時(shí)鐘mcp則自動(dòng)加1。(5)外存讀寫接口memrw。這樣的指令要完成的操作是很復(fù)雜的,很難用硬件直接實(shí)現(xiàn)，module本文采用了微碼設(shè)計(jì)。memrw(clk ,addr,data_ _read_ in,data_ _write_ _out,ack,rst,rd,2.2 wishbone接口wr,wb_ stb_ _out,wb_ cyc_ _out,wb_ _ack_ in,wb_ _addr_ out,wb_ dwishbone接口是opencores發(fā)布的片內(nèi)總線接口標(biāo)準(zhǔn)，ata_ jin,wb_ data. _out,wb_ we_ out); .簡(jiǎn)潔高效。在此次的Javacard CPU設(shè)計(jì)中，接口采用了對(duì)外接口采用了開源的wishbone總線標(biāo)準(zhǔn), wb*信號(hào)是wishbone接口。wishbone相關(guān)信號(hào)。根據(jù)rd, wr讀寫信號(hào)，操作wishbone2.3 Javacard CPU結(jié)構(gòu)信號(hào)，等待wishbone的應(yīng)答，然后將數(shù)據(jù)和應(yīng)答信號(hào)反饋給本文設(shè)計(jì)的Javacard CPU核心部分是微碼處理器,用微主控模塊。中國(guó)煤化工碼指令序列實(shí)現(xiàn)Javacard指令。微碼處理器主要由以下幾個(gè)2.5 Javacard CPMHCNMH G部分組成:主控邏輯core, 運(yùn)算單元ALU,內(nèi)部堆棧單元Javacard CPL征以n.共日州1付同-281-.(1)主控模塊與其他從模塊之間用使能信號(hào)和應(yīng)答信號(hào)保持同步,從而可以不假設(shè)從模塊在規(guī)定的時(shí)間內(nèi)完成操作，K↓從模塊在完成操作后給出應(yīng)答信號(hào)即可，從而可以匹配不同res,"CPU速度的從模塊。cure 謹(jǐn)?shù)闞OM|RAMIt LED(2)微碼指令的設(shè)計(jì):所有的微碼指令為單指令，即不帶任何操作數(shù)。微碼指令本身包含所需操作的信息，如在哪2個(gè)寄存器之間轉(zhuǎn)移數(shù)據(jù)。對(duì)于跳轉(zhuǎn)操作等必須帶后續(xù)操作數(shù)圖2測(cè)試平臺(tái)結(jié)構(gòu)的指令，本文采取了變通的方法，先將所需操作數(shù)存入內(nèi)部3.2結(jié)果說明寄存器，再執(zhí)行跳轉(zhuǎn)等指令。本設(shè)計(jì)是用verilog語(yǔ)言實(shí)現(xiàn)的，內(nèi)部使用16位數(shù)據(jù)總詳細(xì)例解:微碼定義為16bits。 bit15 指示本微碼是指令線，對(duì)外是8位的wishbone 總線，內(nèi)部堆棧大小200H,微還是數(shù)據(jù)，bit15==1 表示是數(shù)據(jù)，此時(shí)微碼的低8位是一一個(gè)碼ROM為4KB ,外接512B的ROM和512B的RAMoJavacard數(shù)據(jù)，處理此微碼時(shí)，要將此8位數(shù)據(jù)提取出來，存入內(nèi)部定義了187條指令，其中47條指令是涉及32位整型數(shù)的，寄存器。bit15==0 表示是指令。當(dāng)需要執(zhí)行一個(gè)跳轉(zhuǎn)Jmp對(duì)32位整型數(shù)的支持是可選的，本次沒有實(shí)現(xiàn)對(duì)32位整型0x0809時(shí)，用微碼方法表示為:數(shù)操作的指令，遇到未定義的指令的操作為宕機(jī)。共定義了0x8008 /bit15==1，是數(shù)據(jù)型微碼109條微碼指令。用微碼指令序列來完成系統(tǒng)初始化操作和0x8009解釋Javacard指令，用了3 273 條微碼指令序列，約合每條JMP/指令型微碼助記符Javacard指令用17條微碼指令來執(zhí)行(主要是有些面向?qū)ο髨?zhí)行時(shí)，遇到前面的兩個(gè)數(shù)據(jù)型微碼，會(huì)將08和09存.的復(fù)雜指令需要更多的微碼來解釋)。整個(gè)系統(tǒng)占用資源很入內(nèi)部16位數(shù)據(jù)寄存器的高低8位，執(zhí)行JMP指令時(shí)，隱少: 4個(gè)block RAM, 2052 個(gè)SLICE,可以在普通FPGA上含使用此內(nèi)部數(shù)據(jù)寄存器。實(shí)現(xiàn)。將測(cè)試程序下載到板上的ROM中，以24MHz時(shí)鐘運(yùn)(3)所有的微碼指令是單周期指令。由于采用了特點(diǎn)(2)行通過，驗(yàn)證了Javacard指令處理的正確性，性能上也完全中所述的單指令微碼，微碼指令執(zhí)行時(shí)不需要讀取后續(xù)操作滿足Javacard虛擬機(jī)標(biāo)準(zhǔn)要求。數(shù)的周期，在執(zhí)行當(dāng)前微碼指令的同時(shí)讀取下一條微碼指令,4總結(jié)可以做到每時(shí)鐘執(zhí)行- - 條微碼。實(shí)現(xiàn)Javacard硬件CPU是Javacard的發(fā)展方向,它不需(4)簡(jiǎn)潔的主控模塊狀態(tài)機(jī)。所有Javacard指令均由微碼要很高的性能，而是需要低成本、資源占用少、低功耗等特執(zhí)行，而不采用硬件陷入、軟件模擬方式，簡(jiǎn)化了主控邏輯:性。Javacard指令集是面向?qū)ο蟮膹?fù)雜指令集，很難直接用的設(shè)計(jì)，僅有2個(gè)狀態(tài): EXEC_ MC和HLT, CPU 復(fù)位后，硬件實(shí)現(xiàn)。采用微碼方式實(shí)現(xiàn)是很好的選擇，每- - 條微碼都一直處于執(zhí)行微碼EXEC.MC狀態(tài),直至遇到HLT微碼指令。對(duì)應(yīng)一個(gè)很簡(jiǎn)單的硬件動(dòng)作，硬件很容易實(shí)現(xiàn)，并且使用的(5)I0采用內(nèi)存映射方式統(tǒng)-一編址，避免了引入非Java資源也較少。用微碼序列來完成Javacard指令，使硬件設(shè)計(jì)指令，保證了兼容性。保持簡(jiǎn)潔、靈活、易于修改，有些改動(dòng)只需要重寫微碼序列2.6系統(tǒng)微碼實(shí)現(xiàn)系統(tǒng)采用微碼實(shí)現(xiàn)，用微碼序列控制讀取Java指令、存而不需要更改硬件設(shè)計(jì);添加新的功能支持也只需要修改微儲(chǔ)數(shù)據(jù)，實(shí)現(xiàn)Java 指令。Javacard 指令被解釋執(zhí)行的過程碼，如硬件實(shí)現(xiàn)加密方法調(diào)用接口。Javacard硬件CPU的實(shí)如下:讀取Javacardpc處的Javacard指令至指令寄存器Instr,現(xiàn)必將促進(jìn)Javacard的應(yīng)用。參考文獻(xiàn)發(fā)出remap信號(hào)給微碼指針調(diào)整模塊MCPC,微碼指針寄存1 Microsystems Sun Inc.. Java Card Platorm Seificaion[EB/OL.器mcp得到新的Javacard指令對(duì)應(yīng)的微碼序列首地址，mcp2006. ht:va.u.coproducts/javacard/specs.htmo.的變化使微碼指令寄存器mcr變化為該微碼序列的首個(gè)微碼2 Schoeberl M. JOP: A Java Optimized Processor[C]//Proc. of指令，再由微碼處理器執(zhí)行此mcr中的微碼。Java Technologies for Realtime and Embedded Systems Confe-3 Javacard CPU測(cè)試平臺(tái)的FPGA實(shí)現(xiàn)ence. 2003.3.1外圍接口和模塊、測(cè)試平臺(tái)框架3 Schoeberl M. Java Technology in an FPGA[C//Proceedings of測(cè)試平臺(tái)是以一塊xc2s200芯片為核心的簡(jiǎn)單開發(fā)板，the International Conference on Field-progRAMmable Logic and全部設(shè)計(jì)都在此芯片內(nèi)實(shí)現(xiàn)，包括CPU邏輯、存儲(chǔ)單元等,Is Applications. 2004.板上的8位LED指示燈用作I/0輸出端口。測(cè)試平臺(tái)的框架4 Hyde R. The Art of Assembly Language[EB/OL]. 2004-02. http:結(jié)構(gòu)見圖2。//webster.cs.ucr. edu/AoA/Linux/HTML/AoATOC.html.(上接第264頁(yè))機(jī)應(yīng)用研究, 2000, 17(10): 4-8.1 Lee T.Modern Computer aided Maintenance of Manufacturing4韓立燕，尹仕任，青學(xué)江故障診斷專家系統(tǒng)應(yīng)用研究[J]. 西南交通大學(xué)學(xué)報(bào)，1997, 32(5): 534-540.Equipment and System, Review and Prospective[J]. Computer &5李旭，劉輝林，徐心如.故障診斷專家系統(tǒng)的歸納學(xué)習(xí)方法[D].Industrial Engineering, 1995, 28(4): 793-811.小型微型計(jì)算機(jī)系統(tǒng), 1997, 18(6): 70-74.2李林功，李繼凱，谷金宏嵌入式系統(tǒng)集成開發(fā)環(huán)境的構(gòu)成[].計(jì)6馮建農(nóng)，趙中國(guó)煤化工印華南理工大算機(jī)工程, 2001, 27(5): 146-148.學(xué)學(xué)報(bào)，1997,13李.東,曹忠升，馮玉才，等移動(dòng)數(shù)據(jù)庫(kù)技術(shù)研究綜述[].計(jì)算fYHCNM HG-282-.