中國科技縱橫2010 NO.23China Science And TechnologyIT技術(shù)CPLD技術(shù)的使用張麗麗鄭州煤炭高級技工學校河南新鄭451150[摘 要]文章主要介紹了CPLD器件的使用及其設計過程。采用Verilog HDL語言蝙寫控制程序,闡明了利用Verilog HDL硬件描述語言進行CPLD開發(fā)的一般思路和方法。并通過利用MAX+PLUSII開發(fā)軟件，詳細介紹了MAX+PLUSII開發(fā)軟件在現(xiàn)代數(shù)字電路中設計的應用。間[關鍵詞] CPLD數(shù)字 系統(tǒng)設計Verilog HDL當今社會是數(shù)字化的社會.是數(shù)字集成電路廣泛應用的社會,可靠性還表現(xiàn)在幾乎可將整個系統(tǒng)下載于同-芯片中. 從而大大縮數(shù)字集成電路本身在不斷的進行更新?lián)Q代。它由早期的電子管.晶小了體積，易于屏蔽。體管.中小規(guī)模集成電路.發(fā)展到超大規(guī)模集成電路(VLSIC. 幾(3)編程簡便. CPLD產(chǎn)品中多為系統(tǒng)可編程器件.編程方法萬門以上)以及許多具有特定功能的專用集成電路。但是，隨著微極為便捷.因為它無需價格昂貴的專用編程器.只需-個十分簡單電子技術(shù)的發(fā)展.設計與制造集成電路的任務已不完全由半導體廠的下載編程電路和- -條PC機的打印機，通訊線就可以了，無需專商來獨立承擔。系統(tǒng)設計師們更愿意自2設計專用集成電路(ASIC)用編程高電壓并可進行所謂的菊花鏈式多片串行編程.其編程次芯片，而且希望ASIC的設計周期盡可能短，最好在實驗室里就能數(shù)多達一-萬次，如Lettice公司的isPLS和AMD公司的MACH系列。設計出合適的ASIC芯片，并且立即投入實際應用之中，因而出現(xiàn)(4)易學易用。用微處理器設計數(shù)字電路系統(tǒng)，對于行家來了現(xiàn)場可編程邏輯控制(FPLD), 其中應用最廣泛的當屬現(xiàn)場可編說是十分簡單的事情.然而對于初學者.卻并不是一-件容易的事.程門陣列(FPGA)和復雜可編程邏輯器件(CPLD). CPLD是復雜可因為他不僅要求熟悉軟件,而且還要有豐富的硬件開發(fā)經(jīng)驗:不僅編程邏輯器件(complex progammable logic devices)的簡稱。CPLD要熟悉各種單片機的開發(fā)系統(tǒng)的使用方法.而且還要熟悉各種在線是電子技術(shù)領域中最具活力和發(fā)展前途的一項技術(shù)。CPLD能做什測試儀表的使用方法，另外還需要掌握大的與設計毫無關系的技么呢?可以說. CPLD能完成任何數(shù)字器件的功能.上至高性能CPU.能技巧。下至簡單的74電路.都可以用CPLD來實現(xiàn)。工程師可以通過傳統(tǒng)(5)開發(fā)周期短。許多可編程邏輯器件供應商都免費推出了的原理圖輸入法，或是硬件描述語言自由的設計-一個數(shù)字系統(tǒng)。通相應的EDA (電子設計自動化)軟件,這些軟件能支持本公司的大過軟件仿真，我們可以實現(xiàn)驗證設計的正確性。在PCB完成以后，多數(shù)CPLD器件的設計，如Altera公司的MAX+PLUSI B, Lattice 公還可以利用CPLD的在線修改能力。隨時修改設計而不必改動硬件司的isPLEVER Starter.電路,使用CPLD來開發(fā)數(shù)字電路.可以大大縮短設計時間，減少(6)系統(tǒng)的可測試性好。對于傳統(tǒng)的設計方法，如單片機仿PCB面積，提高系統(tǒng)的可靠性。真器的使用僅僅只能在最終系統(tǒng)上進行局部的硬件仿真調(diào)試,在個設計的中間過程是無能為力的。至于.硬件系統(tǒng)測試.由于現(xiàn)在1、CPLD概述的許多系統(tǒng)主板不但層數(shù)多，而且許多器件都是BGA封裝，所有引CPLD是一種具有豐富的可編程I/0引腳的可編程邏輯器件.腳都在芯片的底面.焊接后普通的儀器儀表便無法接觸到所需要的具有在系統(tǒng)編程使用靈活方便的特點,不但可實現(xiàn)常規(guī)的邏輯器件信號點.因此無法測試。功能，還可實現(xiàn)復雜的時序邏輯功能。隨著生產(chǎn)工藝的逐步提高以(7) 系統(tǒng)易維護.易升級。由于ISP (在系統(tǒng)編程)技術(shù)中.及CPLD開發(fā)系統(tǒng)的不斷完善，CPLD器件容也由幾百門飛速發(fā)展所具有的特點，使得對系統(tǒng)的維護和升級只要一臺計算機和下載電纜就能實現(xiàn)。今后.也完全可以通過互聯(lián)網(wǎng)或其他通信工具對遠隔80年代末, Latice公司提出了在系統(tǒng)可編程技術(shù),并推出了一系列千里的用戶系統(tǒng)進行硬件版本的升級。具備在系統(tǒng)可編程能力的CPLD器件。它屬于高密度可編程邏輯器件(HDPLD)。CPLD器件.復雜可編程邏輯器件。至少包括三種結(jié)3、Verilog HDL硬件描述語盲構(gòu):可編程邏輯宏單元;可編程I/O單元:可編程內(nèi)部連線。CPLD3.1Verilog HDL的歷史及其特點:器件采用CMOS技術(shù)。所有的PLD器件是包含-一個有與門和或門的硬件描述語言的發(fā)展已有20多年的歷史，并成功地應用于設與或陣列,與或陣列的結(jié)構(gòu)可以通過改變與或陣列的連接實現(xiàn)不同計的各個階段:建模.仿真.驗證和綜合等,進入20世紀80年代的邏輯功能。CPLD 采用與陣列可編程/或陣列固定的與或陣列。L后期.硬件描述語言向著標準化的方向發(fā)展。最終Verilog HOL與公司的PLSI系列器件具有CPLD典型的結(jié)構(gòu)和特性.是目前功能強VHDL語言適應了這種趨勢的要求，先后成為IEEE 標準。與VHDL性能優(yōu)方便易用的CPLD器件之一，具有一定的代表性。語言相比，它的最大優(yōu)點是非常容易掌握.而且直觀:在門級開關CPLD器件的設計一般可以分為設計輸入。設計實現(xiàn)和編程三電路描述方面也比VHDL強的多。個設計步鄹及相應的前仿真(功能仿真),后仿真(時序仿真)和在幾十年前，當時所做的復雜數(shù)字邏輯電路及系統(tǒng)的設計規(guī)模測試三個設計驗證過程。(1)設計輸入。設計輸入有多種表達方式.比較小，也比較簡單.其中用到的FPGA或ASIC設計工作只能采用電路圖(使用元件符號和連線等符號)和HDL硬件描述語言(用文廠家提供的專用電路圖輸入工具來進行。為了滿足設計性能指標，本形式描述)是最常用的兩種形式。(2) 設計實現(xiàn)。通過以下幾個工程師往往需要花好幾天或更長的時間進行手工布線。工程師還要華相關任務完成:優(yōu)化/合并/映射/布局/布線/生成編程數(shù)據(jù)文件。非常熟悉所選器件的內(nèi)部結(jié)構(gòu)和外部引線特點.才能達到設計要(3) 器件編程。即將編程數(shù)據(jù)放到具體的可編程器件中。器件編求。這種低水平的設計方法大大延長了設計周期。程需要滿足一定的條件.如編程電壓.編程時序和變成算法等。(4)3.2 Verilog HDL的設計流程設計效驗。包括相應的前仿真. 后仿真和測試三部分。Verilog HDL設計流程CPLD具有用戶可編程.時序可預測。速度高和容易使用等優(yōu)點。上至高性能CPU,下至簡單的74LS電路.2、CPLD 的特點:都可以用CPLD來實現(xiàn)。而且CPLD的可編程性,使修改和產(chǎn)品升級(1) 高速。CPLD的時鐘延遲可達到納秒級.結(jié)合其并行工作變得十分方便。用戶可以根據(jù)原理圖或硬件描述語言自由地設計一方式，在超高速應用領域和實時監(jiān)控方面有著非常廣闊的應用前個數(shù)字系統(tǒng).然后通過軟件仿真，事先驗證設計的正確性。采用T景。以對A/D進行數(shù)控采樣控制為例.采樣周期包括對A/D工作Verilog HDL語言進行軟件編程，利用MAX+PLUSI軟件平臺進行設時序的控制和將每一-次獲得的數(shù)據(jù)存入RAM或FIFO中工作于計輸計輸入可采用原理12M-2晶振頻率的MCS51系統(tǒng)單片機對A/D控制的采用頻率為圖輸中國煤化工工具生成的設計網(wǎng)表文20KHZ左右。二序仿真和定時分析器(2)高可靠性。CPLD在大多的應用中,無需考慮初始位,另件編程THCNMHGAD器件，在線校驗是外“死機”(進入非法狀態(tài))情況是可預測的。這包括非法狀態(tài)的對編程后的CPLD器件加入實際的激勵信號進行測試.檢查是否可數(shù)量和進入狀態(tài)的可測性。設計中只需將閑置狀態(tài)設置為同一初始完成預定功能:最后完成整個系統(tǒng)設計.入口,這樣就能有效的防止任何可能的“死機” 現(xiàn)象。CPLD的高(下轉(zhuǎn)第15頁)15中國科技縱橫China Science & Technology中國科技縱橫2010NO.23China Science And Technology工業(yè)及工程技術(shù)表2沉樁工程安全檢查表檢查序號檢查項目檢查內(nèi)容檢查要求結(jié)果|備注1施工方案編制是否編制施工方案(施工組織設計)并按規(guī)定經(jīng)專家論證.是否按專家意見進行修改?施工工藝和施施工企業(yè)資質(zhì)施工企業(yè)資質(zhì)是否符合規(guī)定?對施工工藝是否熟悉)工方案施工方案執(zhí)行施工是否按施工方案進行實施?I 施工安全技術(shù)措施I施工安全技術(shù)措施審核、防護性安全技術(shù)是否實地勘察后制定樁I樁及吊點是否符合安全要求?材料[樁運輸控制樁運輸控制是否符合規(guī)定?樁堆放I 樁貯存的數(shù)量、位置是否有明確規(guī)定?是否符合安全規(guī)定|8| 船舶有效證件I 機械進場報驗制度執(zhí)行情況?大型機械設備和船舶是否具有有效證施工設備及設備的性能起重船舶或起重設備的性能是否良好?設施設備驗收樁架或起重設備拼裝完成后是否檢查驗收?設備維修保養(yǎng)船舶和機械設備是否按規(guī)定進行維修保養(yǎng)?[_12I 臨時用電情況I打樁設備(或打樁船)臨時用電是否符合安全規(guī)定?[13作業(yè)天氣情況風、浪、能見度，雷電等是否符合規(guī)定2C 14周圍環(huán)境影響周國岸坡與建筑物是否影響施工?| 陸上沉樁施工現(xiàn)場是否平整整潔?打樁機軌道是否平順.準確.牢|1| 作業(yè)現(xiàn)場合理性作業(yè)環(huán)境條件固軌道端部止輪器是否設置?打樁船錨纜布置合理性2| 船舶是否懸掛晝夜顯示的警示信號和標志.是否設置必要警戒標志|16安全防護.標志I和警戒船，已沉樁區(qū)兩端是否設置警示標志現(xiàn)場照明I現(xiàn)場照明是否符合規(guī)定?夜間照明是否滿足要求?C 18交底I 是否進行交底并記錄?是否進行班前安全活動?C1監(jiān)理I監(jiān)理是否及時到位?在船人員違章f是否存在作業(yè)人員上崗前或在船期間飲酒?吊樁人員和船舶操作人員| 吊樁樁身是否平穩(wěn)起吊，吊樁是否至適合高度再立樁入龍口:起吊|2作業(yè)現(xiàn)場管理是否有違章操作E.. 后樁架和吊鉤下是否站人22指揮人員是否存在違章操是否存在違章操作: 如無指揮,信號不明確等情況?| 打樁過程中對突變情況(貫入度突變、樁身突然傾斜.樁頭或樁身| 突變情況處理破壞，地面隆起、樁身上浮等情況是否及時進行處理?運用修正后的系列安全檢查表對岳陽港城陵磯港區(qū)(松陽湖)化學工業(yè)出版社，2005.4.一期工程進行了危險源辨識和管理，取得了良好效果。[4] 中國建設股份有限公司.施工現(xiàn)場危險源辨識與鳳險評價實施指南[M]_2008.41-42.4、結(jié)語5] 中華人民共和國建設部《建筑施工安全檢查標準) [S]結(jié)合港口工程的施工特點.規(guī)范.規(guī)定和行業(yè)經(jīng)驗.對《建筑(JGj59-99 )江安全檢查標準》提供的安全檢查表進行改進和增加.將其應用6l] 中交第一航務工程局.《安全手冊》( QG/YH8.1-2003 )于港口工程的危險源辨識中。通過該方法對港口工程進行危險源辨(S].20030能有?？梢员容^快捷的識別和查明施工現(xiàn)場存在的危險和隱患.[71 陳寶智。危險源辨識控制及評價[M].成都:四川科學技術(shù)效減少現(xiàn)場事故發(fā)生率，對施工現(xiàn)場安全管理和檢查具有重要意出版社，1996. 9[8] DB]13 -91- 2007,建設工程施工重大危險源辨識和監(jiān)控技術(shù)參考文獻規(guī)程[S].1中華人民共和國國家標準《職業(yè)健康安全管理體系規(guī)范》基金項目:交通部科技項目(2007- -328- -224- -24)(GB/T 28001- 200) (S.作者簡介:洪寧寧.女.1980年3月.助理研究員,碩士研究[2]詹水芬，戴明斷，洪寧寧等.港口工程重大危險源辨識和生，從事港口工程專業(yè)方向工作。任職于交通運輸部天津水運工程監(jiān)控0].天津科技，2008(6); 81-83.科學研究院。[3]劉鐵民,張興凱，劉功智安全評價方法應用指南[M].北京:(上接第45頁)而無需自己用基本的邏輯單元來構(gòu)成某種功能,以大大減輕設計人員的工作量，縮短設計周期。4、MAX+PLUSII開發(fā)軟件特點用CPLD實現(xiàn)數(shù)字系統(tǒng)設計電路.關鍵技術(shù)是必須有一個優(yōu)秀[1|徐建仁.數(shù)字集成電路應用與實驗.長沙:國防科技大學出版的開發(fā)軟件。Altera 公司的開發(fā)軟件MAX+PLUSII界面豐富，從而社,1999.使設計靈活高效.(2]楊暉,張鳳言大規(guī)?？伸猿踢壿嬈骷c數(shù)字系統(tǒng)設計.北京(1)開放的界面。MAX+PLUSI軟件可與其他工業(yè)標準設計輸航空航天大學出版社,入.綜合與校驗工具相連接.設計人員可以使用Altea或標準EDA[3] 周立功夏宇聞.單片機與CPLD綜合應用技術(shù),北京航空航設計輸入工具來建立邏輯設計。天大學出版社2003.(2)完全集成化的環(huán)境。它是一-個完全集成化.易學易用的[4] 徐志軍,徐光輝.CPLD/FPGA的開發(fā)與應用.電子工業(yè)出版可編程邏輯設計環(huán)境.設計輸入方式有圖形輸入.文本輸入，波形社輸入.狀態(tài)機設計輸入，其編譯及設計處理與仿真.定時分析.邏{5] 黃正瑾.CPLD系統(tǒng)入門與應用北京電子工業(yè)出版社2002輯綜合與適配為Windows圍形界面。社,199中國煤化工電子科技大學出版(3)支持各種硬件描述語言.支持各種HDL設計輸入選項.包括VHDL. ABEL. AHDL等硬件描述語言.出版社MYHCNMHG;編寫委員會.國防工業(yè)(4)豐富的設計庫.提供豐寓的庫單元供設計調(diào)用.包括74LS系列的全部器件和多種特殊的邏輯宏功能，新型的參數(shù)化功能.對[8} 專用集成電路和集成電路自動化設計方法.中國集成電路于復雜的大系統(tǒng)，設計者需調(diào)用宏單元庫，并對其修改某些參數(shù).大全編寫委員會，國防 工業(yè)出版社,1997.15中國科技縱橫China Science & Technology