第22卷第1期新鄉(xiāng)教育學院學報2009年3月Vol.22,No.1JOURNAL OF XINXIANG EDUCATION COLLEGEMAR,2009Cache性能分析程軍鋒(隴南師范高等?？茖W校,甘肅隴南742500)摘要:隨著計算機 CPU的速度越來越快，計算 機主存和CPU之間速度差異問題也日 益突出,已經(jīng)嚴重影響了計算機系統(tǒng)性能的提高。現(xiàn)已有多種技術改進主存的存取速度來提高計算機系統(tǒng)性能,其中通過Cache提高存儲系統(tǒng)速度是廣泛采用的一種技術。筆者主要介紹Cache的基本工作原理,同時也分析了引人Cache后計算機系統(tǒng)的性能,并介紹了-些改進Cache性能的方法。關鍵詞:高速緩沖存儲器;命中率;加速比;失效;映射中圖分類號:TP3文獻標識碼:A文章編號:162-3325020901-111-03作者簡介:程軍鋒(1980-),男,甘肅禮縣人,助教。研究方向:計算機基礎理論教學。計算機發(fā)展到現(xiàn)在,CPU主頻的提升使得計算下,Cache的大小只有幾M,有的甚至采用多級Cache機系統(tǒng)性能有了極大地提高,但計算機系統(tǒng)性能提技術。高不僅取決于CPU的性能,還與系統(tǒng)結構、指令系-、Cache的工作原理和結構統(tǒng)數(shù)據(jù)在各部件間的傳送速度及存儲部件的存取在現(xiàn)代計算機系統(tǒng)中,Cache已經(jīng)成為計算機速度等因素有密切關系,特別是與CPU和主存之間不可或缺的一部分,引人高速Cache 的目的是為了的存取速度有著很大的關系。如果CPU工作速度解決高速CPU和低速主存間速度差異問題以提高較快,而主存訪問速度相對較慢,這樣就會造成CPU計算機系統(tǒng)性能。因此要分析Cache對計算機性能等待,浪費CPU的性能,降低處理器速度,進而影響的影響,必須要了解Cache的工作原理以達到優(yōu)化計算機整體性能。其性能。長期以來,計算機工作者一直研究解決主存與Cache的工作機制基于程序訪問局部性原理,CPU的速度差異問題的方法，已有多種技術用來提對大量典型程序運行情況的分析結果表明,在一個高主存的訪問速度,其中通過Cache(高速緩沖存儲較小的時間段內，CPU對存儲器的訪問不是任意器)來提高存儲系統(tǒng)速度就是一種有效的技術。的、隨機的,而是對某一局部范 圍的存儲器地址頻繁Cache是容量較小但速度快的半導體隨機存儲器，訪問,集中在--小塊存儲空間,對此范圍以外的地址位于CPU和大容量主存之間,但存取速度比主存快則訪問很少，由程序產生的邏輯地址往往在存儲器得多。它的作用是為CPU提供-一個速度與之相當，中是連續(xù)分布的,而且程序中有許多循環(huán)程序段和而容量與主存相同的存儲系統(tǒng),以解決CPU和主存子程序,就表現(xiàn)為訪存的集中性傾向。雖然數(shù)據(jù)分間速度不匹配的- -項技術。這種技術可在計算機系布的這種集中傾向不如指令明顯,但對數(shù)組等有結統(tǒng)成本增加很小的前提下,使計算機性能得到明顯構數(shù)據(jù)還是有相對的集中性,因此,對這些最近訪問的提升。從i80386開始,在微處理機器中都采用了過的空間有可能再次被訪問的傾向。這種對局部范Cache,由存儲器本身和外圍控制電路構成Cache。圍的存儲器地址頻繁訪問,而對此以外的地址很少為了追求速度,Cache包括管理在內的全部功能幾訪中國部性。根據(jù)程序的乎都由硬件實現(xiàn)。目前,在主存配置幾百M的情況局部煤化工間設置一個容量HCNMHG'收稿日期:2008-09-12111相對較小的高速存儲器,把正在執(zhí)行的空間地址附經(jīng)常訪問Cache去替代對低速主存的訪問,從而提近的一部分指令或數(shù)據(jù)從主存調入這個存儲器,供高整個系統(tǒng)的效率,這就關系到系統(tǒng)的加速比。CPU在一個時間段內使用,來提高程序的運行速度。系統(tǒng)加速比告訴我們,部件改進后的機器比改這個介于主存和CPU之間的高速小容量存儲器就進前性能提高多少。Amdahl 定律告訴我們,當系統(tǒng)是Cache (高速緩沖存儲器)。中的某--部件采用某種更快的執(zhí)行方式后系統(tǒng)性能正是依據(jù)此原理,系統(tǒng)不斷地將與當前訪問塊的提高與這種方式所使用的頻率或占總執(zhí)行時間的相關聯(lián)的一個不太大的后繼存儲單元塊從內存讀到比例有關。根據(jù)該定律我們能夠快速得出改進所獲Cache,然后再與CPU進行高速傳送,以達到速度匹得的效益。系統(tǒng)加速比依賴于以下兩個因素:配。當CPU訪存時,首先通過主存/Cache地址變換第一,可改進部分在原系統(tǒng)計算時間中所占的機構判定訪存地址所對應的存儲單元塊是否已在百分比，即可改進部分執(zhí)行所占用時間/改進前的總Cache中。如果在Cache中(稱為Cache命中),則經(jīng)執(zhí)行時間。這個值用可改進比例表示，它總是小于地址變換機構將主存地址變換成Cache地址去訪問1或等于1的。Cache,如果不在Cache中(稱為Cache不命中),則產第二,可改進部分改進后的性能提高的倍數(shù)。生Cache塊失效,這時就要把要訪問的字直接從主即改進前該部分的執(zhí)行時間/改進后該部分的執(zhí)行存送往CPU,同時把包括該字的一個塊從主存調人時間。用部件加速比表示性能提高比,-般情況下Cache,如果Cache中已滿,容納不下新調入的塊時,它是大于1的。就要選擇替換策略,從Cache中換出一個舊塊,并將系統(tǒng)部件改進后,系統(tǒng)的總執(zhí)行時間等于不可新塊替換進Cache。改進部分的執(zhí)行時間加.上可改進部分改進后的執(zhí)行在主存與CPU之間加人與CPU速度相當?shù)臅r間,即SRAM作為高速緩沖存儲器后,在其中就保存了主總執(zhí)行時間進后=不可改進比例x總執(zhí)行時間或進省存的部分內容。CPU 在讀寫數(shù)據(jù)時首先訪問Cache,可改進比例x總執(zhí)行時間永選直部件加速比如果訪問命中,而Cache速度與CPU速度相當,所以可改進比例CPU可以在零等待下完成指令執(zhí)行,只有在Cache = 不可改進比例+部作加速比x總執(zhí)行時間x進物中沒有CPU所需的數(shù)據(jù)時, CPU 才去訪問主存。改進部件后系統(tǒng)加速比為改進前執(zhí)行時間與改二Cache性能分析進后總執(zhí)行時間之比，即在計算機系統(tǒng)中設計Cache的目的是通過減少系統(tǒng)加速比=總執(zhí)行時間改進程CPU訪存等待來提高計算機的性能。盡管引入總執(zhí)行時間改進后Cache后,使用SRAM技術的Cache訪問速度與CPU(1-可改進比例) .的速度相當,可以使系統(tǒng)的整體速度得到提高,但由于SRAM采用的制作工藝和制作成本較高,從計算我們主要關心的是在引入Cache后系統(tǒng)性能的機系統(tǒng)的性價比方面來考慮,也不可能將所有主存提高情況,討論在一般情況下CPU的訪問主存的周都換成SRAM。從CPU性能方面考慮,增加Cache期是CPU指令周期的10倍,主存的容量是Cache容系統(tǒng)的目的就是使主存的平均訪問時間接近Cache量的1000倍,Cache的命中率為90%的問題。訪問時間,在多級存儲系統(tǒng)中,平均訪存時間T可定假設CPU訪問Cache的指令時間周期為T,則義如下:CPU訪問內存的指令時間周期為10T,主存的容量T=H+Tc +(1- H).Ty是1 GB指令容量,那么Cache 的容量是1MB指令容其中H表示命中率(數(shù)值上等于命中次數(shù)比訪量。若一程序具有1MB指令在內存中,忽略其他花存總次數(shù)),Tc表示命中Cache時的訪問時間,Ty表銷時間,則在這種情況下,其加速比為:示未命中Cache時訪問主存的時間?？倛?zhí)行時間x進框?？倛?zhí)行時間改適后“由此可見,在訪存時間和硬件速度有關的情況1000x 1or下,Cache的訪問中命中率是衡量Cache效率的重要1000x 90% XT+ 100x 1σr≈To指標。命中率越高,正確獲取數(shù)據(jù)的可能性就越大。中國煤化工容量相對于程序-般來說,Cache的命中率決定于Cache容量.Cache指令MHCNMHG如果在系統(tǒng)Cache控制算法和Cache的結構。設計較好的Cache系統(tǒng),不變的悄況下,程予有1(B指令在內存中,Cache的命中率應在90%以上。如果命中率高,CPU就可以指令容量依然是1MB,因為程序在執(zhí)行過程中這些11