口經(jīng)驗交流口儀器儀表用戶成模型和規(guī)范,并理順數(shù)據(jù)流之間的關(guān)系。數(shù)據(jù)處理的準確的規(guī)則，最終達到系統(tǒng)可服務(wù)化,可配置化,可管理化,可模型性、及時性、可靠性和工作流密切相關(guān)，本文提出的多層結(jié)構(gòu)化的目標。另一方面,模型驗證算法是保證修改、演化后的模較一般的工作流系統(tǒng)具有多種優(yōu)勢:型正確執(zhí)行的關(guān)鍵。這些都是要進-步解決的問題。0(1)基于模型驅(qū)動,在不影響系統(tǒng)控制權(quán)的前提下，使系參考文獻統(tǒng)具有動態(tài)性和易管理性;[1] Shuying Wang, Weiming Shen, Qi Hao. An agent-based Web(2)引擊集中處理核心功能,更容易監(jiān)控管理;多引擎提serice workflow model for inter enterpise cllaboration. Expert高健壯性,而且可實現(xiàn)分布式處理;Systems with Applications ,2006, 31: 787 -799.(3)提供多種形式的擴展,業(yè)務(wù)功能的修改不會影響系統(tǒng)[2] Su Sheng, Li Maojun, Wang Jin, Yang Tingfang, Xiao Hui.的核心功能;Seamless Integration of Power System Applications with Grid u(4)外設(shè)層可以移植到不同運行環(huán)境。sing Worldflow Management System. Proceedings of IntemationalPower Engineering Conference, 2005, 2:879 - 882.3結(jié)論[3]孫瑞志,史美林.支持工作流動態(tài)變化的過程元模型.軟件學本文論述的多層體系結(jié)構(gòu)已得到實現(xiàn),并應(yīng)用于電力業(yè)報,2003,14(01):62 -67.務(wù)基礎(chǔ)軟件平臺的實際建設(shè)中。通過多層體系結(jié)構(gòu)屏蔽了實[4]歐陽元新,熊璋.工作流模型的擴展及其形式化描述計算機工程與應(yīng)用2005 ,31(1):69 -73.現(xiàn)細節(jié),明確劃分了各層次間的分工、合作關(guān)系,有效地滿足[5]何志強.蔡文杰,李磊.應(yīng)用于工作流的元層次軟件結(jié)構(gòu).計了電力企業(yè)信息- -體 化環(huán)境的需求。算機工程與應(yīng)用,2005 ,31(1):103 - 104.實際應(yīng)用表明,對于可動態(tài)修改和擴展的工作流,雖然執(zhí)作者簡介:梁云(1976- ),男,工程師,從事電力企業(yè)管理信息系統(tǒng)的行階段的隨意性和不可預(yù)測性使流程的控制變得復雜且不規(guī)研發(fā);孔震{1979-),男,工程師,從事電力企業(yè)管理儕息系統(tǒng)的研發(fā);范,但通過建立合適的流程模型,能夠極大地限制這種復雜林峰(1969-),男,高級工程師,從事電力企業(yè)管理信息系統(tǒng)的研發(fā)。性。同時在系統(tǒng)建設(shè)過程中,要將這些復雜性抽象成為必要收稿日期:2007 -12 -21(7842)文章編號:1671 - 1041 (2008)04 -0088 -02基于CPLD的UART設(shè)計劉偉杰',余慰’, 胥輝旗.(1.海軍榆林92571部隊計量站,三亞572021; 2.海軍航空工程學院,煙臺264001)摘要:介紹了運用CPLD,實現(xiàn)ISA總線的通用并行v0端口與C8051Receiver And transmiter) 通信的設(shè)計。采用這種通信方式,數(shù)的UART通信。本文對UART接口電路的內(nèi)部結(jié)構(gòu)和CPLD實現(xiàn)做了介據(jù)傳輸準確,可以滿足擴展UART通信口的要求。紹,所設(shè)計的UART接口電路經(jīng)過了實際的運用,達到了預(yù)定的功能。2功能要求分析關(guān)鍵詞: UART; ISA; CPLD在很多應(yīng)用場合都會用到RS232-C異步串行接口,傳統(tǒng)上中圖分類號: TN7文獻標識碼: B采用專用的集成電路即UART實現(xiàn)或者在處理器芯片內(nèi)集成。The design of UART on the basis of CPLD但是我們有時候需要多個的UART通信口,或者一般不需要使LIU Wei-je' , YU Wei? , XU Hui-qi2用完整的UART的功能，而且對于需要加密通訊的場合使用(1.92571 Armed Forces of Navy Yu Lin Guarantee BaseUART也不是最合適的。如果設(shè)計上用到了FPGAVCPLD器Measurement Station, Sanya 572021 ,China;件,那么就可以將所需要的UART功能集成到FPGA內(nèi)部,從2. Navy Aeronautical Engineering Academy, Yantail 264001 ,China)而使鰵個設(shè)計更加緊湊,更小巧、穩(wěn)定、可靠。分析UART的結(jié)Abstract: It introduces that it is possible to use Universal Parallel 10構(gòu),可以看出UART主要由數(shù)據(jù)總線接口、控制邏輯和狀態(tài)接Port of ISA bus and UART of C8051 in communication on the uso of口、波特率發(fā)生器、發(fā)送和接受等部分組成,各部分間關(guān)系如圖CPLD. In this paper it gives a reference to make the intemal contexture'1。數(shù)據(jù)總線和控制總線與處理器相連,RX和TX分別是接收of itertace crcuit and CPLD cary into efect, furthemore, the designed數(shù)據(jù)線和發(fā)送數(shù)據(jù)線。我們假定所要設(shè)計的UART為:數(shù)據(jù)位intertace circuit achieve predicted function through use in practice.為7位.8位可選,波特率可選,校驗方式為奇、偶、無等校驗方Key words: UART;SA;CPLD式,下面的分析都是在這個假定的基礎(chǔ)上進行。所做的實驗采用Altera公司的EPM7128作為CPLD芯片。1引言CPLD( Complex Programmable logic Device)是- -種復雜的3硬件結(jié)構(gòu)設(shè)計用戶可編程邏輯器件.采用連續(xù)連接結(jié)構(gòu)。這種結(jié)構(gòu)易于預(yù)所設(shè)計的部分電路圖如圖2所示,由PC104總線接口、測延時,從而電路仿真更加準確。CPLD 是標準的大規(guī)模集成CPLD芯片構(gòu)成。PC104處理器通過給通用V0數(shù)據(jù)端口發(fā)送電路產(chǎn)品,可用于各種數(shù)字邏輯系統(tǒng)的設(shè)計。近年來,由于采數(shù)據(jù)經(jīng)過EPM7128轉(zhuǎn)換成UART接口的TTIL電平輸出,再經(jīng)用先進的集成I藝和大批量生產(chǎn),CPLD器件成本不斷下降，過R中國煤化工2的電平轉(zhuǎn)換。PC104集成密度、速度和性能大幅度提高,一個芯片就可以實現(xiàn)-一個處理器子低功耗的486CPU和復雜的數(shù)字電路系統(tǒng);再加上使用方便的開發(fā)工具,使用32MYHcNMHGc存儲器看門狗電路、CPLD器件可以極大地縮短產(chǎn)品:5發(fā)周期，給設(shè)計、修改帶來鍵盤接口、CRT/LCD接口、IDE接口、以太網(wǎng)接口等。采用的很大方便。本文以ALTERA公司的MAX7000系列為例，實現(xiàn)CPLD芯片內(nèi)部具有符合IEEE1149.1標準的JTAG接口,用于PC104 ISA總線的并行通信轉(zhuǎn)UART( Universal Asynchronous. 在線下載和修改程序，器件內(nèi)部具有2500個可使用門陣列、88 EIC Vo:1,15 2008 No.4歡迎光臨本刊網(wǎng)站http://www. eic. com. cn儀器儀表用戶口經(jīng)驗交流口128個宏單元8個邏輯陣列塊.68個用戶可用V0接口。在. 現(xiàn)的。其次是PC104處理器寫人數(shù)據(jù)到SBUF后,何時SBUF本個設(shè)計中,可以根據(jù)需要擴展到更多的UART口,只需在的數(shù)據(jù)傳送 到發(fā)送移位寄存器< TSR)并何時移位?即如何處EPM7128中編寫邏輯程序即可。因此設(shè)計的功能具有很強的理SBUF和TSR的關(guān)系?再次是數(shù)據(jù)位有7.8位兩種,校驗位開放性,能夠根據(jù)不同的需求添加相應(yīng)的功能。有三種形式,這樣發(fā)送- -個字節(jié)可能有 9.10.11位三種串行長度,所以我們必須按照所設(shè)置的傳輸情況進行處理。數(shù)據(jù)位、效驗方式可以通過PC104處理器寫一個端口來設(shè)置,發(fā)送和接受都根據(jù)這個設(shè)置進行。圖3給出了一個奇效驗8bit數(shù)據(jù)的發(fā)送時序圖。移位寄存器(TSR)接收到Write_ begin 信號后社4號數(shù)據(jù)總線接開始發(fā)送數(shù)據(jù),TI是發(fā)送結(jié)束標志位,高電平表示SBUF的數(shù)數(shù)據(jù)接收據(jù)發(fā)送完畢?？诩捌淇刂撇糠謗ite.bouinJ幾J幾幾幾L幾J幾幾發(fā)生需數(shù)據(jù)發(fā)送愛選柴據(jù) (四衛(wèi)團3發(fā)送時序圍圈1 UART 通僧接口結(jié)構(gòu)圈4.3數(shù)據(jù)接收部分對于接收同樣存在9 ,10.11位三種串行數(shù)據(jù)長度的問題,必須根據(jù)所設(shè)置的情況而將數(shù)據(jù)完整地取下來。接收還有一個特別的情況,那就是它的移位的時鐘不是一直存在的,這個時鐘必須在接受到起始位的中間開始產(chǎn)生,到停止位的中間結(jié)束。接受到停止位后,必須給出中斷,并提供相應(yīng)的校驗出t錯、FRAME錯以及溢出等狀態(tài)。這樣需引人,hunter信號,其中hunter為高表示捕捉到起始位,為低表示不在移位狀態(tài),利用RD F這個信號就可以生成接收所需要的移位時鐘。在移位的時候，同時對接收的數(shù)據(jù)進行校驗,這樣就可以判斷接收的數(shù)據(jù)是否有錯.在接收完成時判- -下當前的RX是否為高電平就可以知道FRAME是否有錯。.PC10團2部分硬件電路圉ux_J幾幾幾J幾幾幾幾幾幾4軟件設(shè)計05C00C000口軟件采用Altera公司的Quart us I設(shè)計邏輯結(jié)構(gòu),設(shè)計的內(nèi)容包括通用V0地址譯碼器、各個寄存器以及UART核。UART核主要包括3個部分:波特率發(fā)生器.數(shù)據(jù)發(fā)送部分和數(shù)據(jù)接收部分。10地址譯碼器和UART核使用硬件描述語團4接收時序圈言VHDL來編寫實現(xiàn)。5結(jié)論4.1波特宰發(fā)生器從圖1可以看出,UART的接收和發(fā)送是按照相同的波特按照設(shè)計的要求,利用本模塊與C8051單片機的UART實率進行收發(fā)的(當然也可以實現(xiàn)成對的不同波特率進行收現(xiàn)通信,C8051的UART口有3種工作方式,本文設(shè)計的模塊發(fā)) ,波特率是可以通過PC104的總線接口設(shè)置的。UART 收只能工作在應(yīng)用比較普遍的方式1,實現(xiàn)全雙工的通信。還可發(fā)的每-一個數(shù)據(jù)寬度都是波特率發(fā)生器輸出的時鐘周期的16以通過設(shè)置波特率發(fā)生器的寄存器設(shè)置工作的波特率,以適倍,即假定當前按照9600bps進行收發(fā),那么波特率發(fā)生器輸應(yīng)各種不同的場合。在CPLD邏輯空間允許的前提下還可以出的時鐘頻率應(yīng)為9600 * 16Hz,當然這也是可以改變的,我們加入許多功能,比如先進先出緩存器( FIFO)。所設(shè)計的模塊只是按照UART的方法進行設(shè)計。我們假定提供的時鐘為已經(jīng)被實際工程項目應(yīng)用,達到設(shè)計的目的和要求,具有一定50MHz,那么可以很簡單地用PC104處埋器寫入不同的數(shù)值到的工程實際價值。口波特率保持寄存器，然后用計數(shù)器的方式生成所需要的各種參考文獻波特率,這個值的計算原則就是500000/( 16 *所期望的波[1] (美)Bob Zeidman編著基于FPCA & CPLD的數(shù)字IC設(shè)計特率),如果希望輸出9600Hz的波特率,那么這個值就是方法[ M].北京航空航天大學出版社,2004.5000000/( 16 * 9600) = 12(0CH)。[2嘿及應(yīng)用[M].武漢華4.2數(shù)據(jù)發(fā)送部分中國煤化工這里應(yīng)重點分析幾個問題:首先是何時PC104處理器可[3YHCNMHG數(shù)字邏輯電路設(shè)計以往發(fā)送寄存器(SBUF)寫人數(shù)據(jù)。也就是說PC104處理器要寫數(shù)據(jù)到SBUF時必須判-個狀態(tài),當前是否可寫?很明顯作者簡介:劉偉杰(1981 -),男,海軍榆林92571都隊計站助工,大學如果不判斷這個條件,發(fā)送的數(shù)據(jù)會出錯,除非PC104處理器本科,測控技術(shù)與儀器專業(yè),主要從事無線電計工作。寫SBUF的頻率低于當前傳輸?shù)牟ㄌ芈?而這種情況是極少出收稿日期:2007 -12 -04(7837)歡迎訂闃歡淠攫稿歡迎發(fā)布產(chǎn)品廣告信息EIC Vol.15 2008 No.4 89